Teorema Thevenin
Suatu rangkaian listrik dapat disederhanakan dengan hanya terdiri dari satu buah sumber tegangan yang dihubungserikan dengan sebuah tahanan ekivelennya pada dua terminal yang diamati.
Tujuan sebenarnya dari teorema ini adalah untuk menyederhanakan analisis rangkaian, yaitu membuat rangkaian pengganti yang berupa sumber tegangan yang dihubungkan seri dengan suatu resistansi ekivalennya.
Langkah-langkah penyelesaian dengan teorema Thevenin :
a. Cari dan tentukan titik terminal a-b dimana parameter yang ditanyakan.
b. Lepaskan komponen pada titik a-b tersebut, open circuit kan pada terminal a-b kemudian hitung nilai tegangan dititik a-b tersebut (Vab = Vth).
c. Jika semua sumbernya adalah sumber bebas, maka tentukan nilai tahanan diukur pada titik a-b tersebut saat semua sumber di non aktifkan dengan cara diganti dengan tahanan dalamnya (untuk sumber tegangan bebas diganti rangkaian short circuit dan untuk sumber arus bebas diganti dengan rangkaian open circuit)
d. Jika terdapat sumber tak bebas, maka untuk mencari nilai tahanan pengganti Theveninnya didapatkan dengan cara
e. Untuk mencari Isc pada terminal titik a-b tersebut dihubungsingkatkan dan dicari arus yang mengalir pada titik tersebut (Iab = Isc).
f. Gambarkan kembali rangkaian pengganti Theveninnya, kemudian pasangkan kembali komponen yang tadi dilepas dan hitung parameter yang ditanyakan.
kunjungi juga pengalaman1010.blogspot.com
A. LANGKAH KERJA
1. Teorema Thevenin
a. Rangkailah komponen seperti gambar 3
.
b. Ukurlah nilai tegangan VL. Nilai tegangan ini, nantinya akan dibandingkan dengan rangkaian ekivalen Thevenin.
c. Ukur nilai VTH, dengan membuka beban RL dan ukur tegangan open circuit VOC. Nilai VOC=VTH
d. Ukur nilai RTH, Lepaskan tegangan sumber Vs dan rangkailah komponen seperti gambar 5. Ukur nilai tahanan total tanpa RL.
e. Rangkailah komponen seperti gambar 6. Set nilai RTH dan VTH.
f. Ukur nilai VL dan bandingkan dengan nilai VL pada langkah 2b.
g. Lakukan simulasi menggunakan aplikasi livewire untuk langkah a sampai f dan catat hasilnya pada tabel 1.
Tabel 1
|
|
RL |
VL(langkah b) |
VOC |
VTH |
RTH |
VL (langkah f) |
|
Percobaan |
||||||
|
Simulasi |
No comments: